Sabtu, 29 September 2012

Makalah PWM


BAB I
PENDAHULUAN
LATAR BELAKANG
Keuntungan operasi inverter PWM sebagai teknik konversi dibandingkan dengan jenis-jenis inverter lainya dapat dilihat dari rendahnya distorsi harmonik pada tegangan keluaran inverter PWM. Proses pembangkitan sinyal PWM menjadi salah satu faktor penentu unjuk kerja sistem secara keseluruhan.
Selama ini pengendalian inverter PWM secara digital dilakukan dengan menggunakan mikrokontroler atau DSP (Digital Signal Processing). Tuntutan akan kecepatan operasi dan unjuk kerja pengendali yang handal mendorong untuk mengimplementasikan sinyal PWM dalam bentuk rangkian logika perangkat keras (hardware logic). Operasi dalam bentuk perangkat keras ini mempunyai kecepatan lebih tinggi dibanding operasi yang dilakukan secara perangkat lunak oleh mikrokontroler, karena operasi dengan perangkat lunak membutuhkan waktu untuk menerjemahkan perintah-perintah pemrograman. Selain itu lebar data yang dapat diproses juga terbatas oleh kemampuan mikrokontroler.
Implementasi operasi-operasi digital dalam bentuk perangkat keras dapat dilakukan dengan FPGA (Field Programmable Gate Array). FPGA memuat ribuan gerbang logika yang dapat diprogram untuk membentuk suatu logika. FPGA dapat digunakan untuk mengimplementasikan sistem kombinasional dan sekuensial berkecepatan tinggi dengan lebar bit data tidak terbatas. Hal ini membuat FPGA mampu melakukan operasi dengan tingkat keparalelan tinggi yang tak mungkin dilakukan oleh mikrokontroler.
Inverter sebagai rangkaian penyaklaran elektronik dapat mengubah sumber tegangan searah menjadi tegangan bolak-balik dengan besar tegangan dan frekuensi dapat diatur. Pengaturan tegangan dapat dilakukan di luar inverter atau di dalam inverter.
Pengaturan lebar pulsa modulasi atau PWM merupakan salah satu teknik yang ampuh
yang digunakan dalam sistem kendali (control system ) saat ini.Pengaturan lebar modulasi dipergunakan di berbagai bidang yang sangat luas,salah satu diantaranya adalah: speed control (kendali kecepatan), power control (kendali sistem tenaga), measurement and communication (pengukuran atauinstrumentasi dan telekomunikasi) .



Prinsip Dasar PWM
Modulasi lebar pulas (PWM) dicapai/diperoleh dengan bantuan sebuah gelombang kotak yang mana siklus kerja ( duty cycle ) gelombang dapat diubah-ubah untuk mendapatkan sebuahtegangan keluaran yang bervariasi yang merupakan nilai rata-rata dari gelombang tersebut.Lebih jelasnya mari kita simak gambar dibawah ini,
T on adalah waktu dimana tegangan keluaran berada pada posisi tinggi (baca: high atau1) dan,T off adalah waktu dimana tegangan keluaran berada pada posisi rendah (baca: low atau0).Anggap Ttotal adalah waktu satu siklus atau penjumlahan antara T on dengan T off  biasa dikenaldengan istilah periode satu gelombang.

http://htmlimg4.scribdassets.com/7xbm6kkruo10n78y/images/1-5f29574fda.jpg 
Secara umum PWM adalah sebuah cara memanipulasi lebar sinyal atau tegangan yang dinyatakan dengan pulsa dalam suatu perioda, yang akan digunakan untuk mentransfer data pada telekomunikasi ataupun mengatur tegangan sumber yang konstan untuk mendapatkan tegangan rata-rata yang berbeda. Penggunaan PWM sangat banyak, mulai dari pemodulasian data untuk telekomunikasi, pengontrolan daya atau tegangan yang masuk ke beban, regulator tegangan, audio effect dan penguatan, serta aplikasi-aplikasi lainnya.

Baker (1991) sebagaimana dikutip Gendroyono (1999), menggelompokkan inverter menjadi tiga kelompok utama, yaitu:
a.       Inverter tegangan berubah (VVI=Variable Voltage Inverter)
b.       Inverter sumber arus (CSI)
c.       Inverter PWM
Faktor daya pada inverter VVI dan CSI menurun mengikuti kecepatan, sedangkan pada inverter PWM mempunyai faktor daya mendekati satu pada seluruh tingkat kecepatan.
Rashid (1993) menyatakan bahwa banyak penerapan dalam industri sering memerlukan pengaturan tegangan. Hal ini dapat diatasi dengan teknik sebagai berikut:
a.       Tegangan searah masukan bervariasi
b.       Regulasi tegangan inverter
c.       Syarat volt/frekuensi tetap
Metode yang paling efisien untuk mengatur tegangan keluaran adalah memasukkan pengaturan PWM ke dalam inverter. Teknik yang umum digunakan adalah:
a.       PWM tunggal (single pulse width modulation)
b.       PWM jamak (multiple pulse width modulation)
c.       PWM sinusoida
d.      PWM modifikasi sinusodia
e.       Pengaturan penempatan fasa (phase displacement)
Baronti (2003) dalam penelitiannya merancang penggerak penyaklaran konverter DC-DC dengan kendali digital SRAM berbasis FPGA. Rancangan yang dibuatnya telah berhasil divalidasi secara simulasi dengan simulasi VHDL dan merekomendasi rancangannya untuk dikonfigurasi ke perangkat keras FPGA.
Ritter dkk (2003) merancang pengendali PWM untuk motor servo DC. Ritter dkk menggunakan FPGA Xilinx XC4036EX untuk mengendalikan robot yang berjalan dengan 6 kaki. Masing-masing kaki dikendalikan oleh 2 motor servo DC. Sistem yang dirancangnya memerlukan 96 % CLB (1244) dan sekitar 34.500 gerbang.
Guilberto dkk (2003), merancang mobile robot pemadam api untuk keperluan kontes robot pemadam api internasional 2004. Pada rancangannya Guilberto dkk memilih FPGA untuk praposes data pengukuran yang diperoleh dari sensor jarak ultrasonik, pembangkitan sinyal PWM pengendali kecepatan motor DC, menentukan posisi dan kecepatan motor lewat pengawasandian kuadratur dari penyandi motor, dan untuk mendigitalkan sinyal dari microphone.
Marco dkk (2001), merancang simulasi penerbangan helikopter sederhana.. Marco dkk, memilih menggunakan kendali PWM untuk memodelkan pengendalian kecepatan motor yang ada pada helikopter dan menggunakan bahasa pemrograman FAUSEL.
Hao Li dan Qin Jiang (1999), merancang konverter DC-DC 500W, 500 KHz berbasis XC4005XL. Pada penelitiannya dideskripsikan pengembangan pengendalian digital menggunakan FPGA untuk pengendalian penyaklaran tegangan fasa tergeser nol jembatan penuh DC-DC (konverter FPZVS, full bridge phase-shifted zero voltage switching). Rancangan yang dibuat Hao Li dan Qin Jiang disimulasikan dengan perangkat lunak Xilinx Foundation Series dan Pspice, tetapi belum dikonfigurasikan ke dalam FPGA XC4005XL.
Lazic dan Skender (2000), merancang pembangkit sinyal  PWM tiga fasa. Duty cycles sinyal PWM dirancang pada 0,5% - 99,5% dan resolusi 8 bit. Sistem yang dirancang memanfaatkan sinyal PWM untuk membangkitkan sinyal PPM (Pulse Position Modulation). Diterangkan juga bahwa sistem dirancang untuk frekuensi hingga 100 KHz, namun pada artikelnya tak disebutkan tipe FPGA yang digunakan dan juga proses konfigurasinya ke perangkat keras FPGA.
Pascual, dkk (2002) merancang penguat kelas D berbasis inverter PWM. Pada rancangannya, Pascual dkk menganalisis PWM sinusoida dan PWM seragam. Sistem secara keseluruhan menggunakan DSP sekaligus FPGA.
Takahashi pada Military Electronics Conference, 24-25 Sept 2002 menyampaikan idenya untuk merancang sistem pengendalian motor servo AC dengan inverter PWM untuk sistem berunjuk kerja tinggi berbasis FPGA/ASIC. Namun, pada paparannya lebih menekankan pada simulasi dengan Matlab to Verilog Porter (MVP), sehingga ide realisasi rancangan sistem pada FPGA kurang detail dan sulit dipahami dengan jelas.
Penelitian lainnya dilakukan oleh Varnovitsky (1983) dengan menggunakan perangkat keras Interl 8051, pewaktu Am 9513 dan multiplekser CD 4053. Perangkat lunak mikrokontroler ini digunakan untuk membangkitkan sinyal PWM dengan teknik modulasi berbeda.
PWM adalah satu teknik yang terbukti baik untuk mengatur inverter guna mendapatkan tegangan berubah dan frekuensi berubah dari tegangan tetap sumber DC (Grant dan Seidner: 1981). Bentuk gelombang tegangan keluaran inverter tidak sinusoida murni karena mengandung banyak komponen frekuensi yang tidak diinginkan. Jika keluaran inverter ini dicatu ke motor AC, komponen tersebut akan menambah kerugian, getaran dan riak pada motor. Grant dan Seidner juga menyatakan bahwa harmonik yang timbul dapat dihindari jika frekuensi pembawa mempunyai variasi berupa kelipatan dari frekuensi pemodulasi. Teknik modulasi dengan perbandingan frekuensi pembawa dan pemodulasi yang demikian disebut PWM sinkron.
Teknik PWM sinkron ini mampu menghasilkan bentuk gelombang dengan komponen harmonik berfrekuensi jauh lebih tinggi dari frekuensi fundamental. Frekuensi tinggi ini memberikan keuntungan pada sistem. Karena kebocoran induktansi motor menyebabkan impedansi tinggi pada komponen yang tidak diinginkan, maka secara efektif menapis keluaran inverter (Gendroyono: 1999).
Sutopo (2000), sebagaimana dikutip Kusumawardani (2001), menyatakan bahwa perancangan dengan FPGA dapat dilakukan dengan cepat, mudah dimodifikasi dan sesuai untuk prototyping, tetapi akan relatif mahal dan tidak ekonomis untuk produksi yang besar. Penggunaan dengan ASIC (Application Specific Integrated Circuit) akan lebih sesuai untuk produksi besar, tetapi perancangan dengan ASIC akan lebih kompleks dan memerlukan waktu yang lebih lama.
Meskipun telah diketahui beberapa algoritma pembangkitan sinyal PWM dari hasil-hasil penelitian terdahulu, akan tetapi uraian lengkap proses pembangkitan sinyal PWM sulit diperoleh karena tidak dipublikasikan. Pada tesis ini akan dirancang pembangkitan sinyal PWM sinusoida dua fasa secara digital berbasis FPGA XC4013. Teknik modulasi yang digunakan adalah modulasi PWM sinkron, dengan jumlah gelombang segitiga dalam satu periode sinus ditetapkan sebanyak 12 (mf=12). Teknik PWM sinkron ini mempunyai harmonik lebih kecil dari PWM tak sinkron, sedangkan nilai mf menentukan bentuk sinyal sinus yang akan dihasilkan. Berbeda dengan penelitian sebelumnya, pada tesis ini pembangkit sinyal PWM dirancang untuk menghasilkan sinyal PWM dua fasa dengan beda fasa 900, frekuensi 50 Hz dan indeks modulasi bervariasi dari 0 hingga 0,96875 dengan tingkat perubahan 0,03125 (32 variasi).

BAB II
LANDASAN TEORI
1.      Inverter PWM Satu Fasa
Fungsi sebuah inverter adalah untuk merubah tegangan input dc menjadi tegangan ac pada besar dan frekuensi yang dapat diatur (Rashid: 1993). Pengaturan besar tegangan dapat dilakukan dengan 2 cara. Pertama, dengan mengatur tegangan input DC dari luar tetapi lebar waktu penyaklaran tetap. Kedua, mengatur lebar waktu penyaklaran dengan tegangan input DC tetap. Pada cara yang kedua besar tegangan AC efektif yang dihasilkan merupakan fungsi dari pengaturan lebar pulsa  penyaklaran. Cara inilah yang disebut dengan Pulse Width Modulation (PWM).

..\Lain-lain\gbrvsi.bmp
Gambar 1.  Urutan Penomoran Komponen Penyaklaran Daya pada
Jembatan Inverter Satu Fasa

Tegangan bolak-balik pada terminal A-B (Gambar 1) dihasilkan dari kombinasi penyaklaran komponen penyaklaran daya yang bersilangan sebagaimana Tabel 1. Dengan asumsi urutan penomoran komponen penyaklaran daya seperti Gambar 1, maka ketika Q1 dan Q2 “ON”, arus akan mengalir dari Q1 ke Q2 melewati beban sehingga tegangan antara terminal A dan B akan positif (VAB = +VDC). Ketika Q3 dan Q4 “ON”, arus mengalir dari Q3 ke Q4 melalui beban sehingga VAB = -VDC..





Tabel 1.   Kombinasi Penyaklaran Komponen Penyaklaran Daya dan
Tegangan Keluaran Inverter
Pasangan 1
Pasangan 2
Tegangan Keluaran
Q1
Q4
Q2
Q3
VAB
ON
OFF
ON
OFF
+ VDC
OFF
ON
OFF
ON
- VDC
OFF
ON
ON
OFF
0
ON
OFF
OFF
ON
0
2.      Pembangkitan Sinyal PWM Sinusoida Satu Fasa Secara Analog
Indeks modulasi adalah perbandingan antara amplitudo maksimum sinus (Ar)  dan amplitudo maksimum segitiga (Ac).  Indeks modulasi dirumuskan:

      M = Ar/Ac                                                                                                                         (1)

dengan M     =   Indeks modulasi
Ar     =   Amplitudo maksimum sinus
Ac     =   Amplitudo maskimum Segitiga

Indeks modulasi yang nilainya antara 0 sampai 1 akan menentukan lebar pulsa tegangan rata-rata dalam satu periode.
Prinsip kerja pembangkitan sinyal PWM sinusoida satu fasa (Gambar 2) adalah mengatur lebar pulsa mengikuti pola gelombang sinusoida. Frekuensi sinyal referensi menentukan frekuensi keluaran inverter. Sinyal pembangkit yang bersesuaian dengan Gambar 1 dan Gambar 2 diperoleh dengan cara sebagai berikut:

pwmdadi

Gambar 2.  Pembangkitan PWM Sinusoida Satu Fasa Secara Analog
a.       Sinyal g1 diperoleh dengan membandingkan sinyal referensi sinus dan sinyal pembawa segitiga:
g1 =      1,  jika Ar.sin(wt) ³ Ac. sgt(wt)                                                    (2)
  0, lainnya
atau
g1 =      1,  jika M.sin(wt) ³ sgt(wt)                                                          (3)
                   0, lainnya
b.      Sinyal g3 diperoleh dengan membandingkan sinyal referensi -sin(wt) dan sinyal pembawa segitiga ( sgt(wt) ):
g3 =      1,  jika Ar. -sin(wt) ³ Ac. sgt(wt)                                                  (4)
                         0,  lainnya
atau
g3 =      1,  jika M. -sin(wt) ³ sgt(wt)                                                        (5)
                         0,  lainnya
c.       Sinyal g2 = -g3
d.      Sinyal g4 = -g1

Sedangkan tegangan sesaat keluaran inverter PWM sinusoida satu fasa adalah sebagai berikut:
a.       Pada setengah periode positif, keluaran tegangan ditentukan oleh sinyal g1 dan g2.
Vo =      Vs,  jika g1 dan g2 “ON” bersamaan                                            (6)
                         0,  lainnya
b.      Pada setengah periode negatif, keluaran tegangan ditentukan oleh sinyal g3 dan g4.
Vo =      -Vs,  jika g3 dan g4 “ON” bersamaan                                          (7)
                         0,  lainnya
Persamaan (5) dapat dinyatakan sebagai berikut:
g3 =      1,  jika M.sin(wt) ³ -sgt(wt)                                                         (8)
                         0,  lainnya

Berdasarkan persamaan (3) dan (5), maka pembangkitan sinyal PWM sinusoida satu fasa dapat dilakukan dengan menggunakan 2 buah sinyal sinus (sin(wt) dan -sin(wt)) dan 1 sinyal segitiga. Sedangkan berdasarkan bersamaan (3) dan (8), pembangkitan sinyal PWM sinusoida satu fasa dapat dilakukan dengan menggunakan 1 sinyal sinus (sin(wt)) dan 2 sinyal segitiga (sgt(wt) dan –sgt(wt). Metode kedua ini yang akan digunakan pada tesis ini.

3.      Pembangkitan Sinyal PWM Sinusoida Satu Fasa Secara Digital

Gambar 3.  Proses Pencuplikan, Kuantisasi dan Penyandian Sinyal sin(x)

Karena FPGA bekerja secara digital, maka sinyal sinus dan segitiga juga harus direpresentasikan secara digital. Sebuah ilustrasi proses pendigitalan sinyal sin(x) yang dicuplik dengan frekuensi 12 kali frekuensi dasarnya ditunjukkan pada Gambar 3. Dalam hal ini, satu periode sinus dibagi menjadi 12 bagian. Nilai diskret sinyal sinus tiap bagian pencuplikan ditunjukkan pada nilai aktual Tabel. 2. Nilai aktual ini selanjutnya dikuantisasi dan disandikan. Pada kasus ini nilai sinyal sinus diskret dinyatakan dengan sandi 8 bit, dengan 1 MSB sebagai bit tanda dan 7 bit lainnya untuk menyatakan magnitudonya. Nilai 1 pada bit tanda menunjukkan nilai positif dan bit tanda 0 menunjukkan nilai negatif.
Tabel 2.    Nilai Diskret, Level Kuantisasi dan Sandi 8 Bit dari Sinyal sin(x) yang Tiap Periodenya Dicuplik 12 Bagian
Alamat

x

Nilai Aktual
Level Kuantisasi
Bit Tanda
Sandi 8-bit
0
0
0,000
0
1
10000000
1
30
0,500
64
1
11000000
2
60
0,866
110
1
11101111
3
90
1,000
127
1
11111111
4
120
0,866
110
1
11101111
5
150
0,500
64
1
11000000
6
180
0,000
0
1
10000000
7
210
-0,500
-64
0
01000000
8
240
-0,866
-110
0
01101111
9
270
-1,000
-127
0
01111111
10
300
-0,866
-110
0
01101111
11
330
-0,500
-64
0
01000000

Realisasi Tabel 2 dengan gerbang-gerbang digital dapat dilakukan dengan membuat rangkaian dekoder, dengan penyederhanaan gerbang terlebih dahulu menggunakan metode peta Karnaugh. Untuk kasus Tabel 2 di atas, misalkan alamat dinyatakan dengan A3A2A1A0 dan magnitudo data dinyatakan dengan D7D6D5D4D3D2D1D0, maka operasi sum of product D7 adalah sebagai berikut:
D7     = +  + + + + +
Dengan penyederhanaan menggunakan metode peta Karnaugh, maka diperoleh D7 sebagai berikut:
D7  =  +  + =

Prosedur yang sama dilakukan untuk penyederhanaan D6, D5, D4, D3, D2, D1 dan D0.
Proses yang telah dijelaskan di atas adalah proses pendigitalan sinyal yang dicuplik menjadi 12 bagian dan disandikan dengan 8 bit. Pada proses penyederhanaan gerbang tersebut, persoalan penyederhanaan gerbang yang diselesaikan adalah sistem dengan 4 variabel input dan 8 variabel output. Jika sinyal sinus dan segitiga dicuplik menjadi 256 bagian, maka persoalan di atas akan berkembang menjadi persoalan penyederhanaan sistem dengan 8 variabel input dan 8 variabel output, dan begitu seterusnya.
Proses pendigitalan yang sama dilakukan pada sinyal sgt(x). Semakin tinggi frekuensi sinyal pencuplikan maka semakin teliti proses pengkuantisasian dan penyandian sinyal, akan tetapi memerlukan jumlah gerbang digital yang lebih banyak. Pada tesis ini sinyal sinus dicuplik menjadi 360 bagian, sehingga sistem yang harus diselesaikan adalah penyederhanaan  dengan 9 variabel input dan 8 variabel output.
Setelah semua sinyal sinus dan segitiga direalisasikan dalam rangkaian gerbang digital, maka operasi pembandingan sinyal sinus dan sinyal segitiga dapat dilakukan. Operasi pembandingan 1 bit dilakukan pada D6 sampai D0 untuk memperoleh hasil pembandingan magnitudo data sinus dan data segitiga. D7 tidak dibandingkan tetapi sebagai bit tanda. Operasi pembandingan tersebut memberikan beberapa kemungkinan seperti ditunjukkan Tabel 3.
Berdasarkan Tabel 3 dan Tabel 4 operasi pembandingan data sinus dan data segitiga secara digital direalisasikan dalam bentuk rangkaian logika. Kombinasi pembandingan data sinus dan segitiga untuk memperoleh sinyal pembangkit PWM sinusoida g1, g2, g3 dan g4 sama seperti pembangkitan sinyal PWM sinusoida secara analog.

Tabel 3. Perbandingan Magnitudo Data
D6
D5
D4
D3
D2
D1
D0
Comp ½A½&½B½
=
=
=
=
=
=
=
=
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
1
0
0
*
*
*
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
1
0
0
*
*
*
*
*
*
1
0
0
0
1
0
0
1
0
0
1
0
1
0
0
*
*
*
*
*
*
*
*
*
1
0
0
0
1
0
0
1
0
1
0
0
*
*
*
*
*
*
*
*
*
*
*
*
1
0
0
0
1
0
1
0
0
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
1
0
0
1
0
0
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
1
0
0
0
0
1
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
0
0
1
0
1
0
0

1
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
0
0
1
0
1
0
0
1
0
0

1
*
*
*
*
*
*
*
*
*
*
*
*
0
0
1
0
1
0
0
1
0
0
1
0
0
0
1
*
*
*
*
*
*
*
*
*
0
0
1
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
*
*
*
*
*
*
0
0
1
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
*
*
*
0
0
1
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
Tabel 4. Perbandingan Magnitudo dan Bit Tanda
Comp Magnitudo Data ½A½&½B½
Bit Tanda A
Bit Tanda B
A>=B
½A½>½B½
½A½=½B½
½A½<½B½
0
1
0
1
*
1
0
1
0
0
0
1
0
1
0
0
1
0
1
0
0
1
*
1
1
0
0
0
*
0
0
0
1
*
0
1
0
0
1
*
1
0

4.      FPGA (Field Programmable Gate Array) Xilinx
Prinsip dasar dari pemrograman atau pengkonfigurasian FPGA Xilinx adalah pengubahan gambar untai elektronik digital dari perangkat lunak penggambar OrCAD menjadi file aliran bit dan dikonfigurasikan ke dalam FPGA, sehingga keping tersebut terkonfigurasi secara perangkat keras seperti yang dirancang dalam perangkat lunak OrCAD.

D. Jalannya Penelitian
Langkah-langkah yang telah diambil pada pelaksanaan penelitian meliputi perancangan perangkat lunak, pengujian secara simulasi, konfigurasi rancangan ke perangkat keras sistem FPGA Xilinx XC4013, pengujian, pengumpulan data dan analisis pembangkit sinyal PWM Sinusoida dua fasa yang diimplementasikan dengan FPGA XC4013.
Secara garis besar, rancangan rangkaian pembangkit sinyal PWM Sinusodia dua fasa di atas dibagi menjadi 8 unit  sebagaimana Gambar 4, yaitu: Unit pembagi frekuensi terprogram, Unit pencacah alamat, Unit memori sinus (x), Unit memori sinus (x+900), Unit memori segitiga(x), Unit pengali, Unit pembanding dan Unit pembuat tunda.

 






















Gambar 4. Diagram Kotak Realisasi Pembangkit PWM Sinusoida Dua Fasa Berbasis FPGA

Pin-pin FPGA yang digunakan dalam rangkaian pembangkit sinyal PWM Sinusoida dua fasa ini berjumlah 33 buah yang terdiri dari 21 masukan dan 12 keluaran. Penggunaan pin pin tersebut seperti pada Tabel 5 berikut.

Tabel 5.  Penggunakan Pin Pada FPGA
Nama Pin
Nomer Pin
Pada FPGA

Nama Pin
Nomer Pin
 Pada FPGA
Frek_0
J17

Idx_mdb2
C10
Frek_1
V8

Idx_mdb3
A9
Frek_2
H1

Idx_mdb4
A6
Frek_3
C8

Idmd_inb
L18
Frek_4
C1

Q1
U10
Frek_5
H4

Q2
R11
Frek_in
L2

Q3
U5
Clr_PWM
G1

Q4
J16
Enable
L15

VG1
C11
Idx_md0
T11

VG2
A14
Idx_md1
U12

VG3
C6
Idx_md2
J18

VG4
A2
Idx_md3
T15

VG5
G15
Idx_md4
H17

VG6
U8
Idmd_in
L16

VG7
U9
Idx_mdb0
A8

VG8
V7
Idx_mdb1
B9




Rangkaian FPGA, catu daya 5 volt dan soket EPROM penyimpan data konfigurasi sudah tersedia dari Peneliti sebelumnya. Rangkaian input dirancang menggunakan saklar dan resistor dengan konfigurasi pull down. Posisi on saklar menghasilkan logika “1” sedangkan posisi off menghasilkan logika “0”. Rangkaian ini digunakan untuk memberikan masukan ke pembangkit PWM.

E.   Hasil Implementasi Pembangkit Sinyal PWM Sinusoida Dua Fasa dengan FPGA XC4013
Hasil simulasi rancangan pembangkit PWM sinusoida dua fasa secara keseluruhan seperti pada Gambar 5. Pada simulasi ini dilakukan dengan IM fase ke-1 = 00100b (= 0+0+0,125+0+0 = 0,125) dan IM fase ke-2 = 11111b (= 0,5 + 0,25 + 0,125 + 0,0625 + 0,03125 = 0.96875) dan dengan frekuensi 50 Hz. Hasil simulasi menunjukan bahwa periode sinyal PWM yang dihasilkan adalah sebesar (25100001-5100001ns) = 20 ms atau sama dengan frekuensi sebesar 50 Hz.

20 ms
 


Gambar 5. Simulasi sinyal PWM keseluruhan

Pengamatan sinyal PWM sinusoida dua fasa pada konfigurasi perangkat keras sistem FPGA XC4013 PG223-5 dilakukan dengan mengamati pin output sesuai Tabel 5 dengan osiloskop, dengan tujuan untuk mengetahui apakah pasangan sinyal pembangkit PWM ada yang sempat “ON” bersamaan atau tidak, dan apakah transisi “ON-OFF” pasangan sinyal pembangkit PWM berhasil dibuat tunda. Untuk mengetahui hal ini maka diamati sinyal keluaran VG1 dan VG4, VG2 dan VG3, VG5 dan VG8, serta VG6 dan VG7. Selain itu juga akan diamati keluaran Q1 dan Q3, dan juga sinyal keluaran Q2 dan Q4 untuk mengetahui pengaruh pengaturan indeks modulasi kepada lebar pulsa PWM yang dihasilkan dan untuk mengetahui apakah fasa satu dan fasa dua telah berhasil dibuat berbeda fasa 900.
Dari Gambar 6 terlihat pada semua pasangan pembangkit sinyal PWM sinusoida dua fasa tak ada yang sempat “ON” bersamaan dan terlihat pula bahwa terdapat jedah waktu transisi “ON-OFF” pada semua pasangan pembangkit sinyal PWM tersebut.

(a)
(b)

(c)
(d)

Gambar 6. Keluaran Sinyal Pembangkit PWM; (a) Sinyal Pembangkit VG1 dan VG4
(b) Sinyal Pembangkit VG2 dan VG3; (c) Sinyal Pembangkit VG5 dan VG8;
(d) Sinyal Pembangkit VG6 dan VG7

(a)
(b)


Gambar 7. Tegangan Keluaran Inverter PWM Sinusoida Dua Fasa;
(a) Fasa Kesatu Plus dan Fasa Kedua Plus; (b) Fasa Kesatu Min dan Fasa Kedua Min;

Dari Gambar 7 terlihat bahwa antara fasa satu dan fasa dua mempunyai perbedaan fasa 900. Ini artinya rancangan dapat bekerja sesuai dengan yang diharapkan agar mempunyai beda fasa fasa 900.
Pengamatan terhadap bentuk dan besar tegangan bolak-balik keluaran inverter yang dihasilkan dari proses penyaklaran oleh sinyal-sinyal penggerak tidak dilakukan secara langsung. Untuk mengetahui pola tegangan hasil penyaklaran, dilakukan pengamatan pada terminal Q1, Q2, Q3 dan Q4 sebagaimana Tabel 5. Terminal-terminal ini mengeluarkan sinyal yang dianalogikan dengan hasil penyaklaran oleh sinyal-sinyal penggerak yang terjadi pada inverter. Besarnya indeks modulasi ditentukan oleh kombinasi saklar dip-sw sebagamana Tabel 6.

Tabel 6. Jumlah Dan Lebar Pulsa Tegangan Keluaran Pada Indeks Modulasi Berbeda
Posisi Dip-SW
(Indeks Modulasi)
Indeks Modulasi
VAB
VCD
S Pulsa
Lebar Pulsa
S Pulsa
Lebar Pulsa
0
0
0
0
0
0,00000
0
0 T
0
0 T
0
0
0
0
1
0,03125
0
0 T
0
0 T
0
0
0
1
0
0,06250
0
0 T
0
0 T
0
0
0
1
1
0,09375
24
0,08889 T
24
0,08889 T
0
0
1
0
0
0,12500
32
0,13333 T
32
0,13333 T
0
0
1
0
1
0,15625
32
0,14444 T
32
0,14444 T
0
0
1
1
0
0,18750
32
0,15556 T
32
0,15556 T
0
0
1
1
1
0,21875
48
0,15556 T
48
0,15556 T
0
1
0
0
0
0,25000
52
0,18889 T
52
0,18889 T
0
1
0
0
1
0,28125
56
0,22222 T
56
0,22222 T
0
1
0
1
0
0,31250
56
0,23333 T
56
0,23333 T
0
1
0
1
1
0,34375
68
0,23333 T
68
0,23333 T
0
1
1
0
0
0,37500
80
0,25556 T
80
0,25556 T
0
1
1
0
1
0,40625
84
0,27778 T
84
0,27778 T
0
1
1
1
0
0,43750
84
0,30000 T
84
0,30000 T
0
1
1
1
1
0,46875
92
0,31111 T
92
0,31111 T
1
0
0
0
0
0,50000
100
0,32222 T
100
0,32222 T
1
0
0
0
1
0,53125
108
0,35556 T
108
0,35556 T
1
0
0
1
0
0,56250
112
0,36667 T
112
0,36667 T
1
0
0
1
1
0,59375
116
0,37778 T
116
0,37778 T
1
0
1
0
0
0,62500
128
0,38889 T
128
0,38889 T
1
0
1
0
1
0,65625
132
0,41111 T
132
0,41111 T
1
0
1
1
0
0,68750
136
0,43333 T
136
0,43333 T
1
0
1
1
1
0,71875
140
0,43333 T
140
0,43333 T
1
1
0
0
0
0,75000
148
0,46667 T
148
0,46667 T
1
1
0
0
1
0,78125
156
0,48889 T
156
0,48889 T
1
1
0
1
0
0,81250
156
0,51111 T
156
0,51111 T
1
1
0
1
1
0,84375
168
0,52222 T
168
0,52222 T
1
1
1
0
0
0,87500
176
0,52222 T
176
0,52222 T
1
1
1
0
1
0,90625
184
0,06667 T
184
0,06667 T
1
1
1
1
0
0,93750
188
0,08889 T
188
0,08889 T
1
1
1
1
1
0,96875
188
0,08889 T
188
0,08889 T

Besarnya tegangan efektif (Vrms) yang dihasilkan pada suatu nilai indeks modulasi dapat dihitung dari lebar pulsa tegangan dalam satu periode. Dari hasil simulasi diperoleh jumlah dan lebar pulsa tengan keluaran untuk indeks modulasi berbeda seperti ditunjukkan pada Tabel 6.
Berdasarkan Tabel 6, besarnya Vrms pada tiap indeks modulasi dapat dihitung. Lebar pulsa tegangan dalam satu periode dibagi dengan periode, kemudian diakar dan dikalikan dengan tegangan searah sehingga diperoleh data seperti Tabel 7, dan grafik Vrms terhadap indeks modulasi ditunjukkan pada Gambar 8.

Tabel 7. Nilai Vrms pada Indeks Modulasi Berbeda
Indeks Modulasi (M)
Tegangan Efektif (Vrms) Pada VAB dan VCD
Indeks Modulasi
(M)
Tegangan Efektif (Vrms) Pada VAB dan VCD
0,00000
0,000000 x VDC
0,50000
0,527046 x VDC
0,03125
0,000000 x VDC
0,53125
0,547723 x VDC
0,06250
0,000000 x VDC
0,56250
0,557773 x VDC
0,09375
0,258199 x VDC
0,59375
0,567646 x VDC
0,12500
0,298142 x VDC
0,62500
0,596285 x VDC
0,15625
0,298142 x VDC
0,65625
0,605530 x VDC
0,18750
0,298142 x VDC
0,68750
0,614636 x VDC
0,21875
0,365148 x VDC
0,71875
0,623610 x VDC
0,25000
0,380058 x VDC
0,75000
0,641179 x VDC
0,28125
0,394405 x VDC
0,78125
0,658281 x VDC
0,31250
0,394405 x VDC
0,81250
0,658281 x VDC
0,34375
0,434613 x VDC
0,84375
0,683130 x VDC
0,37500
0,471405 x VDC
0,87500
0,699206 x VDC
0,40625
0,483046 x VDC
0,90625
0,71492 x VDC
0,43750
0,483046 x VDC
0,93750
0,722649 x VDC
0,46875
0,505525 x VDC
0,96875
0,722649 x VDC

2 komentar: